ModelSim 可模擬行為、RTL 和門級代碼 - 通過獨立于平臺的編譯提高設計質量和調試效率。單內核模擬器技術可在一個設計中實現 VHDL 和 Verilog 的透明混合。

Questa CDC （原0-in CDC）是全面解決跨時鐘域驗證的高度自動化解決方案，避免了傳統的人工檢查亞穩態問題的工作，它采用多種技術發現并確認所有的跨時鐘域亞穩態問題，自動分析設計并確認可能導致亞穩態問題的信號，避免跨時鐘域信號傳輸

Questa CoverCheck顯著提升了實現代碼覆蓋率收斂的進程。即使在完成完備的仿真驗證后，通常仍然會有一些沒有被覆蓋的代碼。Questa CoverCheck可以定位這些問題，幫助使用者決定是否要忽略這段代碼或者加強測試環境直至其被

利用Questa Formal驗證引擎，可以深度窮舉分析設計的行為，從而可以探測到響應檢查器斷言違反的復雜錯誤和觸發條件，發現驗證激勵的漏洞，提高驗證的完備性。 對于關鍵的控制模塊，Questa Formal驗證可以確保設計在任何情況下均

Questa Codelink可以用來調試所有的嵌入式軟件。它最大的價值是能夠在嵌入式軟件中對硬件部分及系統的固件進行驗證。通過在Questa Codelink中完整的仿真系統的啟動過程，Questa Codelink減少了原型系統發布前軟

Cadence? PSpice? Advanced Analysis Option是一款電路仿真軟件，使工程師能夠創建設計的虛擬原型并最大限度地提高電路性能。它結合了靈敏度、蒙特卡羅、煙霧（應力）分析、參數分析和優化器，以提供擴展的環境，使

OrCAD? DFM 檢查器提供全面、易于使用的 PCB 制造分析技術，可識別可能對 PCB 制造產生不利影響的特定設計問題。通過標準設計規則驗證的設計可能會在不知不覺中包含可能導致制造或裝配良率低或代價高昂的廢品的關鍵問題。DFM 檢查器

Empyrean Qualib?為用戶提供了綜合的單元庫/IP質量分析驗證方案。該工具提供了基于規則的單元庫/IP質量檢查功能、基于特征化模型的單元庫性能趨勢分析功能和基于仿真的單元驗證分析功能等，多方位地檢視和分析單元庫/IP的質量和性能

物理驗證工具Empyrean Argus?是針對模擬電路設計開發的層次化并行物理驗證工具，主要包括設計規則檢查（DRC）和原理圖版圖一致性檢查（LVS）。針對模擬電路設計版圖圖形的特點，該產品開發了高效的掃描線技術和版圖預處理技術等，顯著