當前位置：軟服之家 > 軟件分類 > EDA > IC設計
IC設計
ic設計一般指集成電路設計，集成電路設計（Integrated circuit design, IC design），亦可稱之為超大規模集成電路設計（VLSI design），是指以集成電路、超大規模集成電路為目標的設計流程。集成電路設計涉及對電子器件（例如晶體管、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體襯底材料之上，這些組件通過半導體器件制造工藝（例如光刻等）安置在單一的硅襯底上，從而形成電路。
Tanner EDA軟件是一套針對定制集成電路（IC）、模擬/混合信號（AMS）和MEMS設計的工具。對物聯網(IoT)需求的上升使全流程混合信號設計環境面臨獨特的要求：經濟實惠且易于使用，但功能強大，可創建部署物聯網所需的各類產品
Xpedition Package Integrator幫助IC、封裝和PCB聯合設計團隊可視化并優化集成硅板載平臺的復雜單芯片或多芯片封裝 它可以大大降低整個系統的成本，同時更好地控制設計過程。它的協同設計方法以許多PCB平臺為目標，通
Mentor Graphics開發了Calibre InRoute，通過將Calibre簽準功能引入地點和路線環境，支持先進節點設計的制造關閉 Calibre InRoute通過在Calibre平臺（制造簽準的行業領導者）與Mentor的
Mentor Graphics Tessent產品套件是一個全面的硅測試和成品率分析平臺，解決了當今SOC制造測試、調試和成品率提升的挑戰。建立在每個測試規程的最佳解決方案的基礎上
  • pads
  • fluent
Cadence? Virtuoso? AMS Designer 是用于模擬、RF、存儲器和混合信號SoC的設計和驗證的混合信號仿真和驗證解決方案。它與Virtuoso全定制環境集成，用于混合信號設計和驗證。它還與Cadence Incisi
奧林巴斯SoC的專利多角多模式（MCMM）架構優化了整個流程中所有模式、角點和功率狀態的功率和時序。這項關鍵創新提供了出色的計時和信號完整性結果，避免了不可預測的簽準生態循環。奧林巴斯SoC可處理1億多門設計，支持所有低功耗設計方法，并可在
Oasys RTL物理RTL合成解決方案是最先進合成技術的革命性進步。它解決了幾十年前設計的傳統RTL合成工具的局限性。Oasys RTL的設計滿足了復雜、先進的節點、高性能設計的需求，能夠處理1億多個門，運行時間縮短10倍。Oasys R
Nitro SoC的架構可以處理先進工藝技術中復雜的多圖案和FinFET要求。它通過一個非常緊湊且可擴展的數據庫提供了業界最高的容量，以處理包含數億個實例的設計。低功耗功能可在整個流量和功耗感知時鐘樹合成過程中實現泄漏和動態功耗降低。與Me
Verilog HDL（簡稱 Verilog ）是一種硬件描述語言，用于數字電路的系統設計?？蓪λ惴?、門級、開關級等多種抽象設計層次進行建模。Verilog 繼承了 C 語言的多種操作符和結構，與另一種硬件描述語言 VHDL 相比，語法不
Cadence?Spectre?電路模擬器可為模擬、射頻（RF）和混合信號電路提供快速，準確的SPICE級仿真。它與Cadence Virtuoso?定制設計平臺緊密集成，并在多個領域提供詳細的晶體管級分析。其優越的架構允許低內存消耗和高容
Allegro PCB 編輯器中新的設計內層間檢查提供了在兩個不同層之間檢查幾何形狀的能力。在典型的多氯聯苯設計中，各種面罩和表面表面飾面需要驗證適當的間隙和覆蓋范圍。剛性Flex設計不僅具有相同的面罩和表面表面完成要求，而且還增加了彎曲區
SystemSI的模塊化設計允許用戶方便的搭建任意拓撲，支持最新的IBIS/Spice/TouchStone/IBIS-AMI模型。SystemSI可以對高速串行通道進行眼圖，誤碼率分析，對系統中的任意參數進行掃描，得到最優化配置，并且集成
Cadence PSpice Simulator結合先進的模擬和數?；旌闲盘柗抡婕夹g，提供了一整套完整的數?；旌碗娐贩抡?、調試、設計、分析等完整解決方案。Allgro PSpice軟件模擬器包括以PSpice軟件技術為核心，提供快速、準確的
Allegro ECAD 腳印可以針對現有 3D 模型進行驗證，以確保一致性。當 3D 模型不可用時，可以從包含數千個 STEP 模型的庫中智能地選擇模型。通過連接 ECAD 和 MCAD 世界，您可以改進設計流程，縮短設計時間，并減少對物
Cadence OrCAD FPGA System Planner為FPGA和PCB之間的協同設計提供了一種全面的、可擴展的解決方案，它能使用戶創建一個正確的、最優的引腳分配。FPGA的引腳分配是根據用戶的指定、基于接口的連接（設計目標）、
Scientific Analog軟件是一款應用于大規模及超大規模數?；旌想娐吩O計的軟件，使用Scientific Analog可以快速完成模擬電路的建模以及數?；旌想娐返南到y仿真，使得模擬電路設計像數字電路一樣方便快速，可以大幅的提升設計